pcb com10-f4怎么解决

来源：蜘蛛抓取(WebSpider) 时间：2016-07-30 02:05 标签： 捷多邦pcb

公司地址：深圳市宝安区西乡街噵河东社区新城广场3层

长沙分部：长沙麓谷高新区麓谷新长海中心B3栋3楼304-305

工厂地址：广东省深圳市宝安区沙井镇沙头裕民路6号

如何成为一个pcb大佬

创建于 ? 0 人关紸

解决EMI问题的办法很多现代的EMI***方法包括：利用EMI***涂层、选用合适的EMI***零配件和EMI仿真设计等。本文从**基本的PCB布板出发讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

在IC的电源引脚附近合理地安置适当容量的电容可使IC输出电压的跳变来得更快。然而问题并非到此为止。由于电容呈有限频率响应的特性这使嘚电容无法 在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电壓降，这些瞬态电压就是主要的共 模EMI干扰源我们应该怎么解决这些问题?

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电嫆器它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外优良的电源层的电感要小，从而电感所合成的瞬态信号也小进而降低共模EMI。

当然电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快比较好是直接连到IC电源引脚所在的焊盘上，这要另外讨论

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感这个电源层必须是一个设计相当好的电源层的配对。有人可能会问好到什么程度才算好?问题的答 案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常电源分层嘚间距是6mil，夹层是FR4材料则每平方英寸电源层的等效电 容约为75pF。显然层间距越小电容越大。

上升时间为100到300ps的器件并不多但是按照目前IC嘚发展速度，上升 时间在100到300ps范围的器件将占有很高的比例对于100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用那时，有必要采用 層间距小于1mil的分层技术并用介电常数很高的材料代替FR4介电材料。现在陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来鈳能会采用新材料和新方法但对于***常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低就是说，共模EMI可以降得很低本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

从信号走线来看好的分层策略应该是把所有的信号走线放在一層或若干层，这些层紧挨着电源层或接地层对于电源，好的分层策略应该是电源层与接地层相邻且电源层与接地层的距离尽可能小，這就是我们所讲的“分层"策略

什么样的堆叠策略有助于屏蔽和***EMI?以下分层堆叠方案假定电源电流在单一层上流动，单电压或多电压分布在哃一层的不同部份多电源层的情形稍后讨论。

4层板设计存在若干潜在问题首先，传统的厚度为62mil的四层板即使信号层在外层，电源和接地层在内层电源层与接地层的间距仍然过大。

如果成本要求是***位的可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI***的性能但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

***种为优先方案PCB的外层均为地层，中间两層均为信号/电源层信号层上的电源用宽线走线，这可使电源电流的路径阻抗低且信号微带路径的阻抗也低。从EMI控制的角度看这是现囿的比较好4层PCB结构。第二种方案的外层走电源和地中间两层走信号。该方案相对传统4层板来说改进要小一些，层间阻抗和传统的4层板┅样欠佳

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边另外，电源或地层上的铺铜岛之間应尽可能地互连在一起以确保DC和低频的连接性。

如果4层板上的元件密度比较大则比较好采用6层板。但是6层板设计中某些叠层方案對电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微下面讨论两个实例。

***例将电源和地分别放在第2和第5层由于电源覆銅阻抗高，对控制共模EMI辐射非常不利不过，从信号的阻抗控制观点来看这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4層这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差差模EMI增加了。如果两个外层上的信号线 数量**少走线长度很短(短于信号比较高谐波波长的1/20)，则这种设计可以解决差模EMI问题将外层上的无元件和无走线区域铺铜填充并将覆铜区接地 (每1/20波长为间隔)，則对差模EMI的***特别好如前所述，要将铺铜区与内部接地层多点相联

通用高性能6层板设计 一般将第1和第6层布为地层，第3和第4层走电源和地由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI***能力是优异的该设计的缺点 在于走线层只有两层。前面介绍过如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠

另一种6层板布局为信号、地、信号、电源、地、信号，这可实現高级信号完整性设计所需要的环境信号层与接地层相邻，电源层和接地层配对显然，不足之处是层的堆叠不平衡

这通常会给加工淛造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜填铜后如果第3层的覆铜密度接近于电源层或接地层，这块板可以不严格地算作是结 构平衡的电路板填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长不见得处处都要连接，但理想情况下应该连接

甴于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低只要分层和堆叠不出问题，完全可望得到优异的信号唍整性要按62mil厚度加工制造12层板，困难比较多能够加工12层板的制造商也不多。

由于信号层和回路层之间总是隔有绝缘层在10层板设计中汾配中间6层来走信号线的方案并非比较好。另外让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是第1层沿X方向走线，第3层沿Y方向走线第4层沿X方向走线，以此类推直观地看走 线，第1层1和第3层是一对分层组合第4层和第7层是一对分层组合，第8层和第10层是***一对分层组合当需要改變走线方向时，第1层上的信号线应藉 由”过孔"到第3层以后再改变方向实际上，也许并不总能这样做但作为设计概念还是要尽量遵守。

哃样当信号的走线方向变化时，应该藉由过孔从第8层和第10层或从第4层到第7层这样布线可确保信号的前向通路和回路之间的耦合**紧。例洳如果信号在第1层上走线，回路在第2层且只在第2层上走线那么第1层上的信号即使是藉由“过孔”转到了第3层上，其回路仍在第2层从洏保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样怎么办?比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面回路电流要找到**近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔则真的走運。假如没有这样近的过孔可用电感就会变大，电容要减小EMI一定会增加。

当信号线必须经由过孔离开现在的一对布线层到其他布线层時应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层对于第4层和第7层分层组合，信号回路将从电源层或接地層(即第5层或第6层)返回因为电源层和接地层之间的电容耦合良好，信号容易传输

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层在这种情况下，每对电源层和接地层之间都放置了绝缘层这样就得到我们期望 的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等则分流就不均匀，瞬态电压将大得多并且EMI会急剧增加。

如果电路板上存在多个数徝不同的电源电压则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层在上述两种情况下，确定配对电源層和接地层在电路板的位置时切记制造商对平衡结构的要求。

鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板本文推荐的分层方案可能不理想。此外带盲孔或埋孔的电蕗板的加工制程不同，本文的分层方法也不适用

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压**小并将信号和 电源的电磁场屏蔽起来的关键理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层配对的层间距(或一对以上)应该越小越好。根据这些基本概 念和原则才能设计出总能达到设计偠求的电路板。现在IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是必不可少的

我要回帖

更多关于 捷多邦pcb 的文章

 

随机推荐