(a＋b)b&b酒店#178;＝

来源：蜘蛛抓取(WebSpider) 时间：2016-08-23 04:12 标签： b&b酒店

  1. 把两个已知的点代入抛物线中嘚一个方程组，解出其值即可

  2. 把抛物线化为顶点式（y=a(x-h)?+k)即得顶点坐标D（h,k），利用等量关系可求

  3. 设与BC平行且经过点Q的直线解析式，与抛粅线交点判断哪个交点最远即可。

如图直线y=kx-k+2与抛物线y=1、4xb&b酒店#178;-1、2x+5、4交於A,B两点抛物线的对称轴于x轴交与点Q（1）证明直线y=kx-k+2过定点P并求出P的坐标（2）当k=0时证明△AQB是等腰三角三角形（3）对于任意的实数

本文使用工程源码已上传

从本文檔开始将介绍PS和PL之间通过AXI总线互联

  • AXI_LITE：性能较低的地址映射传输，一次只能传输4字节
  • AXI_STREAM：高速流数据传输无地址映射，不能直接与PS连接
  • AXI（叒称AXI_FULL）：性能较高的地址映射传输

AXI_LITE一般用于小规模的数据交互比如参数、指令或者状态信息

本文档用AXI_LITE总线实现2项功能：

  1. PS读写PL的寄存器读取板上按钮状态控制LED灯开关

下文中生成的AXI_LITE接口的IP模块自带的示例代码可以修改后使用，AXI_LITE的接口时序来源于示例代码的参考

与之前相同的方法建立zcu102的Vivado工程

在弹出窗口中按照默认配置选择OK

使用pl_clk0作为PL端工作时钟并且连接2个AXI接口的aclk

之后弹出当前IP的Vivado工程

在Sources窗口双击打开接口模块

在代碼注释中指示的位置**（非必须）**添加自定义的模块端口

注意：端口定义必须加上wire

根据代码所示，前述步骤配置的4个32位寄存器分别为slv_reg0~3

根据注釋位置（位置非必须）添加以下代码

打开IP的顶层模块进行如下修改

完成后关闭当前IP的Vivado工程

由于默认生成的示例代码过于复杂，因此根据AXI_LITE接口时序全部重写并添加读写接口

进入Vivado工程后，使用与[自定义Slave接口IP相同的方式](#自定义Slave AXI_LITE接口的IP模块)修改接口模块和顶层模块如下

//地址和数據同时有效 //地址和数据同时有效 //高电平仅1个时钟周期

回到之前建立的Zynq工程

完成连接后的Diagram如下：

最终的top.xdc文件内容如下：

注意一定不能在Vivado中加载FPGA，再启动PS程序PL程序会在PS载入过程中被清除！！！

发现按钮控制led开关功能正确

我要回帖

更多关于 b&b酒店 的文章

 

随机推荐