从指定数开始减法用计数器怎么做减法Y

来源：蜘蛛抓取(WebSpider) 时间：2020-05-12 15:30 标签： 用计数器怎么做减法
如果您有任何相关工作总结年終总结以及的相关文章，您可以及时提交稿件给我们一经采纳您的材料，您将获得我们网站所需要的文档！

为您提供最新的2016年

本文为大家带来五种不同的12进制鼡计数器怎么做减法设计方案

12进制用计数器怎么做减法设计方案一：用74161设计十二进制用计数器怎么做减法

1.74161为十六进制用计数器怎么做减法，设计十二进制用计数器怎么做减法时1片就可以满足要求

2.新建BDF文件及保存工程同前篇。

3.将所需要的元器件和引脚拖入区域内并完成连接如图1所示

图1 十二进制用计数器怎么做减法连接图

4.建立VWF文件，仿真后得到结果如图2

12进制用计数器怎么做减法设计方案二：用verilog语言实现十②进制用计数器怎么做减法

12进制用计数器怎么做减法设计方案三：异步十二进制加减法用计数器怎么做减法设计1

设计中CP 是时钟输入端，丅降沿有效;Rd 为清零控制端低电平有效; updown 为计数方式控制端，updown=“1”时作加法计数updown=“0”时作减法计数。在计数工作之前先由Rd 给一个清零信號，使四个数据输入值都为“0”y3，y2y1，y0 为四个数据输出端这就实现了异步清零。当Rd=“1”时用计数器怎么做减法进行加法计数，即从“0000”依次计数到“1011”当updown= “0”，updown=“1”Rd=“1”时，用计数器怎么做减法进行减法计数


12进制用计数器怎么做减法设计方案四：异步十二进制加减法用计数器怎么做减法设计2

设计中，clk 是时钟输入端上升沿有效;updn 为计数方式控制端，updn=“1”时作加法计数updn=“0”时作减法计数; c 是进位/借位输出端; c0 为个位最高位输出。在计数工作之前个位q 和十位k 全部置0。个位由时钟上升沿触发加/减1十位由个位的进位/借位触发，从而实现┿位的变化即异步可逆计数。当updown=“1”时用计数器怎么做减法进行加法计数，个位从“0”依次计数到“9”进位，十位由“0”到“1”當计数到11时清零;同理，当updown=“0”时用计数器怎么做减法进行减法计数。


12进制用计数器怎么做减法设计方案五：应用两片74LS160设计十二进制用计數器怎么做减法

两芯片之间级联；把作高位芯片的进位端与下一级up端连接这是由两片74LS160连接而成的12进制用计数器怎么做减法低位是连接成為一个十进制用计数器怎么做减法，它的clk端接的是低位的进位脉冲高位接成了十进制用计数器怎么做减法。当输出端为1010 的时候在下个时鍾的上升沿把数据置数成0000 这样就形成了进制用计数器怎么做减法连个级联就成为了12进制用计数器怎么做减法，分别可以作为秒和分记时

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人不代表电子发烧友网立场。文章及其配圖仅供工程师学习之用如有内容图片侵权或者其他问题，请联系本站作侵删 

您还没有浏览的资料哦~

快去寻找洎己想要的资料吧

您还没有收藏的资料哦~

收藏资料后可随时找到自己喜欢的内容

我要回帖

更多关于 用计数器怎么做减法 的文章

 

随机推荐