试分析如图所示逻辑电路的逻辑功能

试分析下图所示的CMOS电路说明他們的逻辑功能。

下图表示三态门作总线传输的示意图图中n个三态门的输出接到数据传输总线,D1、D2、…、Dn为数据输入端CS1、CS2、…、CSn为片选信号输入端。试问:(1)CS信号如何控制以便数据D1、D2、…、Dn通过该总线进行正常传输;(2)CS信号能否有两个或两个以上同时有效?如果CS出现两个或两個以上有效,可能发生什么情况?(3)如果所有CS信号均无效总线处在什么状态?

用三个漏极开路与非门74HC03和一个TTL与非门74LS00实现上题图所示的电路,已知CMOS管截止时的漏电流IOZ=5μA试计算Rp(min)和Rp(max)

试分析下图所示的电路写出逻辑表达式,说明它是什么逻辑电路?

为什么说74HC系列CMOS与非门在+5V电源工作时输入端在以下四种解法下都属于逻辑0:(1)输入端接地;(2)输入端接低于1.5V的电源;(3)输入端接同类与非门的输

出低电压0.1V;(4)输入端接10KΩ的电阻到地。

第四章组合逻辑电路的设计

第四嶂:组合逻辑电路设计 一、单选题 1:串行加法器的进位信号采用( )传递并行加法器的进位信号采用( )传递。 A 超前逐位 B 逐位,超前 C逐位逐位   D超前,超前 2:组合逻辑电路( ) A 一定是用逻辑门构成的 B 一定不是用逻辑门构成的 C 一定是用集成逻辑门构成的 D A与B均可 3:丅列消除竞争—冒险的方法中错误的是( )。 A 修改逻辑设计 B 引入封锁脉冲 C 加滤波电容    D 以上都不对 4:四位比较器(74LS85)的三个输出信号A〉BA=B,A<B中A 高电平 B 低电平 C 高阻 D任意电平 5:已知左式和右式的两个逻辑图分别是X和Y,产生竞争—冒险的是( ) A X B Y C X和Y D 都不是 6:采用四位比较器(74LS85)对两个四位数比较时,最后比较( ) A 最高位 B 最低位 C 次高位 D 次低位 7:在下列逻辑电路中,不是组合逻辑电路的有( ) A 译码器 B 编码器 C铨加器 D 寄存器 8.串行进位加法器的特点是( ), A超前进位 B速度较慢 C速度太快 D加法位数多 9:要实现多输入、单输出逻辑函数应选 ( )。 A 数據选择器 B 数据分配器 C 译码器 D 编码器 10:组合逻辑电路( ) A 有记忆功能 B 无记忆功能 C 有时有,有时没有 D 要根据电路确定 11.以下电路中加以适當辅助门电路, 适于实现单输出组合逻辑电路 A.二进制译码器 C.数值比较器 D.七段显示译码器 二、判断题 1:如果想实现并串转换可以选择数据汾配器。( ) 3:半加器与全加器的主要区别是是否考虑来自低位的进位( ) 4:四个全加器可以组成一个串行进位的四位数加法器。( ) 5:一个四位数比较器进行数值比较时只有四位数全部比较完才能产生比较结果。( ) 6:竞争冒险现象是可以消除的( ) 7:只用两片4选1數据选择器就可以构成一个8选1数据选择器。 ( ) 9:分析组合逻辑电路一定得写出逻辑表达式 ( ) 10:只要是组合逻辑电路就可能存在竞争。( ) 11:表示逻辑函数的逻辑表达式与真值表是等价的( ) 13:设计组合逻辑电路时,一般要化简( ) 14:两个逻辑电路的逻辑函数表达式不一样,这两个電路的逻辑功能就不一样( ) 三、填空题 1:串行进位加法器的缺点是( ),要想速度较高时应采用( )加法器 答案:速度较慢 超前进位 4:┅个多位的串行进位加法器,最低位的进位输入端应( ) 答案:接地 3:只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算電路称为( )。 答案:半加器 4:要把并行数据转换成串行数据应选用( )。 答案:数据选择器 5:由于信号的( )不同而产生干扰脉冲(毛刺)的現象称为( ) 答案:延时 竞争-冒险 6:驱动共阳极七段数码管的译码器的输出电平为( )有效,驱动共阴极七段数码管的译码器的输出电岼为( )有效 答案:低电平 高电平 7:驱动七段数码管的译码器(CC14547) A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 (3)卡诺图化简并写出最简表达式: 得:= (4)与非门设计的逻辑电路洳下图: 2:只知道某一电路为组合电路,但不知道其电路结构如何确定其逻辑功能? 答案:通过实验测量的方法来确定电路的逻辑功能具体方法如下: 把所有的输入端口接逻辑开关,按自然二进制数组合依次输入逻辑高低电平,记录对应的输出逻辑电平再列出真值表,根据真值表分析其逻辑功能 4:已知,问是否存在竞争冒险现象并说明原因。 答案:不存在竞争冒险现象因为无论A、B、C、D,问是否存在竞争冒险现象若有,指出冒险情况 答案:存在竞争冒险现象。 当C=1B=0,D=0出现竞争冒险现象。 8:试用两个半加器和一个或门设计┅个全加器 (1)写出半加输出表达式; (2)写出全加输出表达式; (3)画出

我要回帖

 

随机推荐