功率MOSFET是从小功率MOS管展开来的但茬结构上，它们之间相差很大为了更好天文解功率MOSFET的机理，首先来回想一下小功率场效应管的机理以下以N沟道增强型小功率MOSFET的结构来說明MOS管的原理。

N沟道增强型小功率MOSFET的结构表示图

N沟道增强型MOS管是把一块低掺杂的P型半导体作为衬底在衬底上面用扩散的方法构成两各重摻杂的N＋区，然后在P型半导体上生成很薄的一层二氧化硅绝缘层然后在两个重掺杂的N+区上端用光刻的办法刻蚀掉二氧化硅层，显露N+区朂后在两个N+区的表面以及它们之间的二氧化硅表面用蒸发或者溅射的办法喷涂一层金属膜，这三块金属膜构成了MOS管的三个电极分别称为源极(S)、栅极(G)和漏极(D)。

MOSFET的特性可以用转移特性曲线和漏极输出特性曲线来表征转移特性是指在漏源之间的电压UDS在某一固定值时，栅极电压UGS與相对应的漏极电流ID之间的关系曲线图3是某种场效应管的转移特性。

图MOS管的漏极输出特性场效应晶体管的输出特性可以划分为四个区域：可变电阻区、截止区、击穿区和恒流区 可变电阻区（UDS）

在这个区域内，UDS增加时ID线性增加。在导电沟道接近夹断时增长变缓。在低UDS汾开夹断电压较大时MOS管相当于一个电阻，此电阻随着UGS的增大而减小截止区（UGS）

击穿区在相当大的漏－源电压UDS区域内，漏极电流近似为┅个常数当UDS加大道一定数值以后，漏极PN结发作击穿漏电流疾速增大，曲线上翘进入击穿区。饱和区（UDS>UGS-UT）在上述三个区域保卫的区域即为饱和区也称为恒流区或放大区。功率MOSFET应用在开关电源和逆变器等功率变换中就是工作在截止区和击穿区两个区。

图中MOSFET的结构是不匼适运用在大功率的场所缘由是两个方面的。一方面是结构上小功率MOSFET三个电极在一个平面上沟道不能做得很短，沟道电阻大另一方媔是导电沟道是由表面感应电荷构成的，沟道电流是表面电流要加大电流容量，就要加大芯片面积这样的结构要做到很大的电流可能性也很小。

为了抑止MOSFET的载流才干太小和导通电阻大的难题在大功率MOSFET中通常采用两种技术，一种是将数百万个小功率MOSFET单胞并联起来进步MOSFET嘚载流才干。另外一种技术就是对MOSFET的结构中止改进采用一种垂直V型槽结构。图3是V型槽MOSFET结构剖面图

图3V型槽MOSFET结构剖面图在该结构中，漏极昰从芯片的背面引出所以ID不是沿芯片水平方向活动，而是自重掺杂N区（源极S）动身经过P沟道流入轻掺杂N漂移区，最后垂直向下抵达漏極D电流方向如图中箭头所示，由于流通截面积增大所以能经过大电流。在相同的电流密度下体积也大大减少。

通常在功率MOSFET的数据表中的第一页，列出了连续漏极电流ID脉冲漏极电流IDM，雪崩电流IAV的额定值然后对于许多电子工程师来说，他们对于这些电流值的定义以忣在实际的设计过程中它们如何影响系统以及如何选取这些电流值，常常感到困惑不解本文将系统的阐述这些问题,并说明了在实际的應用过程中如何考虑这些因素，最后给出了选取它们的原则

连续漏极电流在功率MOSFET的数据表中表示为ID。对于功率MOSFET来说通常连续漏极电流ID昰一个计算值。

当器件的封装和芯片的大小一定时如对于底部有裸露铜皮的封装DPAK，TO220D2PAK，DFN5*6等那么器件的结到裸露铜皮的热阻RθJC是一个确萣值，根据硅片允许的最大工作结温TJ和裸露铜皮的温度TC为常温25℃，就可以得到器件允许的最大的功耗PD：

当功率MOSFET流过最大的连续漏极电流時产生最大功耗为PD：

因此，二式联立可以得到最大的连续漏极电流ID的计算公式：

其中，RDS(ON)_TJ(max)为在最大工作结温TJ下功率MOSFET的导通电阻；通常，硅片允许的最大工作结温为150℃

所以，连续漏极电流ID是基于硅片最大允许结温的计算值不是一个真正的测量值，而且是基于TC=25℃的计算徝RqJC，TC这里的C: Case，是裸露铜皮不是塑料外壳，实际应用中TC远远高于25℃有些应用甚至高达120℃以上，因此ID只具有一定的参考价值另外，連续的额定电流还要受封装因素的限制：特别是底部具有裸露铜皮的封装

封装限制通常是指连接线的电流处理能力,导线直径对于流过的電流也有一定的限制。对于额定的连接线的电流限制常用方法是基于连接线的熔化温度。这并不正确的原因在于：当连接线温度大于220℃時会导致外壳塑料的熔化分解。在许多情况下硅电阻高于线的电阻的10倍以上，大部分热产生于硅的表面最热的点在硅片上，而且结溫通常要低于220oC, 因此不会存在连接线熔化问题连接线的熔化只有在器件损坏的时候才会发生。

有裸露铜皮器件在封装过程中硅片通过焊料焊在框架上焊料中的空气以及硅片与框架焊接的平整度会使局部的连接电阻分布不均匀，通过连接线连接硅片的管脚在连接线和硅片結合处会产生较高的连接电阻，因此实际的基于封装限制连续漏极电流会小于基于最大结温计算的电流

在数据表中，对于连续漏极电流囿二种标示法,不同的公司采用不同的方法：

(1) 数据表的表中标示基于最大结温的计算值,通常在数据表底部的的注释中，说明基于封装限制嘚最大的连续漏极电流如下图所示，202A和75A

(2) 直接在数据表的表中，标示基于封装限制的连续漏极电流而不再使用注释，如上面AON6590数据表中标示的就是封装限制的电流。

测量器件的热阻通常是将器件安装在一个1平方英寸2oz的铜皮的PCB上，对于底部有裸露铜皮的封装等效热阻模型如图1所示。如果没有裸露铜皮的封装如SOT23，SO8等图1中的RqJC通常要改变为RqJL，RqJL就是结到管脚的热阻这个管脚是芯片内部与衬底相连的那个管脚。

RqJA是器件装在一定尺寸的PCB板测量的值不是只靠器件本身单独散热时的测试值。实际的应用中通常RqJT+RqTA>>RqJC+RqCA，器件结到环境的热阻通常近似為：RqJA=RqJC+RqCA热阻确定了就可以用公式计算功率MOSFET的电流值连续漏极电流ID，当环境温度升高时计算ID的值相应也会降低。

裸露铜皮的封装使用RqJC或RqJA來校核功率MOSFET的结温，通常可以增大散热器提高器件通过电流的能力。底部没有裸露铜皮的封装使用RqJL或RqJA来校核功率MOSFET的结温，其散热的能仂主要受限于晶片到PCB的热阻

数据表中ID只考虑导通损耗，在实际的设计过程中要计算功率MOSFET的最大功耗包括导通损耗、开关损耗、寄生二極管的损耗等，然后再据功耗和热阻来校核结温保证其结温小于最大的允许值，最好有一定的裕量

脉冲漏极电流在功率MOSFET的数据表中标礻为IDM，对于这个电流值要结合放大特性来理解它的定义。

功率MOSFET工作也可以工作在饱和区即放大区恒流状态，此时电流受到沟道内电孓数量的限制，改变漏极电压不能增加流通电流功率MOSFET从放大区进入稳态工作可变电阻区，此时VGS驱动电压对应的的放大恒流状态的漏极電流远远大于系统的最大电流，因此在导通过程中功率MOSFET要经过Miller平台区，此时Miller平台区的的电压VGS对应着系统的最大电流

然后Miller电容的电荷全蔀清除后，VGS的电压才慢慢增加进入到可变电阻区，最后VGS稳定在最大的栅极驱动电压，Miller平台区的电压和系统最大电流的关系必须满足功率MOSFET的转移工作特性或输出特性

对于某一个值的VGS1，在转移工作特性或输出特性的电流为ID1器件不可能流过大于ID1的电流，转移工作特性或输絀特性限制着功率MOSFET的最大电流值功率MOSFET工作在线性区时，最大的电流受到VGS的限制也就是最大的电流IDM和最大的VGS要满足功率MOSFET的转移工作特性戓输出特性限制：

其中，gfsFS为跨导

器件工作在线性区，功耗为电流和压降乘积因此产生较大功耗，此电流该参数反映了器件可以处理的脈冲电流的能力脉冲电流要远高于连续的直流电流。IDM工作在连续的状态下长时间工作在大功率之下，功率MOSFET的结温可能会超出范围将導致器件失效。在脉冲的状态下瞬态的热阻小于稳态热阻，可以满足电流范围更大

这也表明，数据表中功率MOSFET的脉冲漏极电流额定值IDM对應着器件允许的最大的VGS在此条件下器件工作在饱和区，即放大区恒流状态时器件能够通过的最大漏极电流，同样最大VGS的和IDM也要满足功率MOSFET的转移工作特性或输出特性。

温度升高依赖于脉冲宽度、脉冲间的时间间隔、散热状况、以及脉冲电流波形和幅度单纯满足脉冲电鋶不超出IDM上限并不能保证结温不超过最大允许值，要参考热性能和瞬时热阻来估计脉冲电流下结温，也就是最大的脉冲漏极电流IDM还要满足最大结温的限制因此IDM要满足二个条件：

(1) 在一定的脉冲宽度下，基于功率MOSFET的转移工作特性或输出特性的真正的单脉冲最大电流测量值；數据表中VGS=10V，260us电流脉冲时真正的单脉冲的电流测量值。

(2)在一定的脉冲宽度下基于瞬态的热阻和最大结温的计算值。数据表中脉冲宽喥取260us。

雪崩电流在功率MOSFET的数据表中表示为IAV雪崩能量代表功率MOSFET抗过压冲击的能力。在测试过程中选取一定的电感值，然后将电流增大吔就是功率MOSFET开通的时间增加，然后关断直到功率MOSFET损坏，对应的最大电流值就是最大的雪崩电流

在数据表中，标称的IAV通常要将前面的测試值做70%或80%降额处理因此它是一个可以保证的参数。一些功率MOSFET供应商会对这个参数在生产线上做100%全部检测因为有降额，因此不会损坏器件

注意：测量雪崩能量时，功率MOSFET工作在UIS非钳位开关状态下因此功率MOSFET不是工作在放大区，而是工作在可变电阻区和截止区因此最大的膤崩电流IAV通常小于最大的连续的漏极电流值ID。

采用的电感值越大雪崩电流值越小，但雪崩能量越大生产线上需要测试时间越长，生产率越低电感值太小，雪崩能量越小目前低压的功率MOSFET通常取0.1mH，此时雪崩电流相对于最大的连续的漏极电流值ID有明显的改变，而且测试時间比较合适范围

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

请搜微信公众号:“KIA半导体”或扫一扫下图“关注”官方微信公眾号

请“关注”官方微信公众号:提供 MOS管 技术帮助

MOSFET的原意是：MOS（Metal Oxide Semiconductor金属氧化物半导体）FET（Field Effect Transistor场效应晶体管），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管

Transistor——SIT）。其特点是用柵极电压来控制漏极电流驱动电路简单，需要的驱动功率小开关速度快，工作频率高热稳定性优于GTR， 但其电流容量小耐压低，一般只适用于功率不超过10kW的电力电子装置

2.功率MOSFET的结构和工作原理

功率MOSFET的种类：按导电沟道可分为P沟道和N沟道。按栅极电压幅值可分为；耗盡型；当栅极电压为零时漏源极之间就存在导电沟道增强型；对于N（P）沟道器件，栅极电压大于（小于）零时才存在导电沟道功率MOSFET主偠是N沟道增强型。

功率MOSFET的内部结构和电气符号如图1所示；其导通时只有一种极性的载流子（多子）参与导电是单极型晶体管。导电机理與小功率mos管相同但 结构上有较大区别，小功率MOS管是横向导电器件功率MOSFET大都采用垂直导电结构，又称为VMOSFET（Vertical MOSFET）大大提高了MOSFET器件的耐压和耐电流能力。

功率MOSFET为多元集成结构如国际整流器公司（International Rectifier）的HEXFET采用了六边形单元；西门子公司（Siemens）的SIPMOSFET采用了正方形单元；摩托罗拉公司 （Motorola）的TMOS采用了矩形单元按“品”字形排列。

截止：漏源极间加正电源栅源极间电压为零。P基区与N漂移区之间形成的PN结J1反偏漏源极之间无電流流过。

导电：在栅源极间加正电压UGS栅极是绝缘的，所以不会有栅极电流流过但栅极的正电压会将其下面P区中的空穴推开，而将P区Φ的少子—电子吸引到栅极下面的P区表面

当UGS大于UT（开启电压或阈值电压）时栅极下P区表面的电子浓度将超过空穴浓度，使P型半导体反型荿N型而成为反型层该反型层形成N沟道而使PN结J1消失，漏极和源极导电

2.3.1静态特性；其转移特性和输出特性如图2所示。

漏极电流ID和栅源间电壓UGS的关系称为MOSFET的转移特性ID较大时，ID与UGS的关系近似线性曲线的斜率定义为跨导Gfs

MOSFET的漏极伏安特性（输出特性）：截止区（对应于GTR的截止区）；饱和区（对应于GTR的放大区）；非饱和区（对应于GTR的饱和区）。电力 MOSFET工作在开关状态即在截止区和非饱和区之间来回转换。电力MOSFET漏源極之间有寄生二极管漏源极间加反向电压时器件导通。电力 MOSFET的通态电阻具有正温度系数对器件并联时的均流有利。

2.3.2动态特性；其测试電路和开关过程波形如图3所示

开通过程；开通延迟时间td(on) —up前沿时刻到uGS=UT并开始出现iD的时刻间的时间段；

上升时间tr— uGS从uT上升到MOSFET进入非饱和区嘚栅压UGSP的时间段；

iD稳态值由漏极电源电压UE和漏极负载电阻决定。UGSP的大小和iD的稳态值有关UGS达到UGSP后，在up作用下继续升高直至达到稳态但iD已鈈变。

开通时间ton—开通延迟时间与上升时间之和

关断延迟时间td(off) —up下降到零起，Cin通过Rs和RG放电uGS按指数曲线下降到UGSP时，iD开始减小为零的时间段

下降时间tf— uGS从UGSP继续下降起，iD减小到uGS

关断时间toff—关断延迟时间和下降时间之和。

MOSFET的开关速度和Cin充放电有很大关系使用者无法降低Cin， 泹可降低驱动电路内阻Rs减小时间常数加快开关速度，MOSFET只靠多子导电不存在少子储存效应，因而关断过程非常迅速开关时间在10— 100ns之间，工作频率可达100kHz以上是主要电力电子器件中最高的。

场控器件静态时几乎不需输入电流但在开关过程中需对输入电容充放电，仍需一萣的驱动功率开关频率越高，所需要的驱动功率越大

在器件应用时除了要考虑器件的电压、电流、频率外，还必须掌握在应用中如何保护器件不使器件在瞬态变化中受损害。当然晶闸管是两个双极型晶体管的组 合又加上因大面积带来的大电容，所以其dv/dt能力是较为脆弱的对di/dt来说，它还存在一个导通区的扩展问题所以也带来相当严格的限制。

功率MOSFET的情况有很大的不同它的dv/dt及di/dt的能力常以每纳秒（而鈈是每微秒）的能力来估量。但尽管如此它也存在动态性能的限制。这些我们可以从功率MOSFET的基本结构来予以理解

图4是功率MOSFET的结构和其楿应的等效电路。除了器件的几乎每一部分存在电容以外还必须考虑MOSFET还并联着一个二极管。同时从某个角度 看、它还存在一个寄生晶体管（就像IGBT也寄生着一个晶闸管一样）。这几个方面是研究MOSFET动态特性很重要的因素。

首先MOSFET结构中所附带的本征二极管具有一定的雪崩能仂通常用单次雪崩能力和重复雪崩能力来表达。当反向di/dt很大时二极管会承受一个速 度非常快的脉冲尖刺，它有可能进入雪崩区一旦超越其雪崩能力就有可能将器件损坏。作为任一种PN结二极管来说仔细研究其动态特性是相当复杂的。它们和 我们一般理解PN结正向时导通反向时阻断的简单概念很不相同当电流迅速下降时，二极管有一阶段失去反向阻断能力即所谓反向恢复时间。PN结要求迅速导 通时也會有一段时间并不显示很低的电阻。在功率MOSFET中一旦二极管有正向注入所注入的少数载流子也会增加作为多子器件的MOSFET的复杂性。

功率MOSFET的设計过程中采取措施使其中的寄生晶体管尽量不起作用在不同代功率MOSFET中其 措施各有不同，但总的原则是使漏极下的横向电阻RB尽量小因为呮有在漏极N区下的横向电阻流过足够电流为这个N区建立正偏的条件时，寄生的双极性晶闸管 才开始发难然而在严峻的动态条件下，因dv/dt通過相应电容引起的横向电流有可能足够大此时这个寄生的双极性晶体管就会起动，有可能给MOSFET 带来损坏所以考虑瞬态性能时对功率MOSFET器件內部的各个电容（它是dv/dt的通道）都必须予以注意。

瞬态情况是和线路情况密切相关的这方面在应用中应给予足够重视。对器件要有深入叻解才能有利于理解和分析相应的问题。

3.高压MOSFET原理与性能分析

在功率半导体器件中MOSFET以高速、低开关损耗、低驱动损耗在各种功率变换，特别是高频功率变换中起着重要作用在低压领域，MOSFET没有竞 争对手但随着MOS的耐压提高，导通电阻随之以2.4-2.6次方增长其增长速度使MOSFET制造鍺和应用者不得不以数十倍的幅度降低额定电流，以 折中额定电流、导通电阻和成本之间的矛盾即便如此，高压MOSFET在额定结温下的导通电阻产生的导通压降仍居高不下耐压500V以上的MOSFET 的额定结温、额定电流条件下的导通电压很高，耐压800V以上的导通电压高得惊人导通损耗占MOSFET总損耗的2/3-4/5，使应用受到极大限制

3.1降低高压MOSFET导通电阻的原理与方法

3.1.1 不同耐压的MOSFET的导通电阻分布。

不同耐压的MOSFET其导通电阻中各部分电阻比例汾布也不同。如耐压30V的MOSFET其外延层电阻仅为 总导通电阻的29%，耐压600V的MOSFET的外延层电阻则是总导通电阻的96.5%由此可以推断耐压800V的MOSFET的导通电阻将几乎被外 延层电阻占据。欲获得高阻断电压就必须采用高电阻率的外延层，并增厚这就是常规高压MOSFET结构所导致的高导通电阻的根本原因。

增加管芯面积虽能降低导通电阻但成本的提高所付出的代价是商业品所不允许的。引入少数载流子导电虽能降低导通压降但付出的玳价是开关速度的降低并出现拖尾电流，开关损耗增加失去了MOSFET的高速的优点。

以上两种办法不能降低高压MOSFET的导通电阻所剩的思路就是洳何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。如除 导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途这样，是否可以将导电通道以高掺杂较低电阻率实现而在MOSFET关断时，设法使 这个通道以某种方式夹断使整個器件耐压仅取决于低掺杂的N-外延层。基于这种思想1988年INFINEON推出内建横向电场耐压为600V的 COOLMOS，使这一想法得以实现内建横向电场的高压MOSFET的剖面結构及高阻断电压低导通电阻的示意图如图5所示。

与常规MOSFET结构不同内建横向电场的MOSFET嵌入垂直P区将垂直导电区域的N区夹在中间，使MOSFET关断时垂直的P与N之间建立横向电场，并且垂直导电区域的N掺杂浓度高于其外延区N-的掺杂浓度

当VGS＜VTH时，由于被电场反型而产生的N型导电沟道不能形成并且D，S间加正电压使MOSFET内部PN结反偏形成耗尽层，并将垂直导电的N 区耗尽这个耗尽层具有纵向高阻断电压，如图5（b）所示这时器件的耐压取决于P与N-的耐压。因此N-的低掺杂、高电阻率是必需的

当CGS＞VTH时，被电场反型而产生的N型导电沟道形成源极区的电子通过导电溝道进入被耗尽的垂直的N区中和正电荷，从而恢复被耗尽的N型特性因此导电沟道形成。由于垂直N区具有较低的电阻率因而导通电阻较瑺规MOSFET将明显降低。

通过以上分析可以看到：阻断电压与导通电阻分别在不同的功能区域将阻断电压与导通电阻功能分开，解决了阻断电壓与导通电阻的矛盾同时也将阻断时的表面PN结转化为掩埋PN结，在相同的N-掺杂浓度时阻断电压还可进一步提高。

3.2内建横向电场MOSFET的主要特性

3.2.1 导通电阻的降低

INFINEON的内建横向电场的MOSFET，耐压600V和800V与常规MOSFET器件相比，相同的管芯面积导通电阻分别下 降到常规MOSFET的1/5， 1/10；相同的额定电流導通电阻分别下降到1/2和约1/3。在额定结温、额定电流条件下导通电压分别从12.6V，19.1V下降到 6.07V7.5V；导通损耗下降到常规MOSFET的1/2和1/3。由于导通损耗的降低发热减少，器件相对较凉故称COOLMOS。

3.2.2 封装的减小和热阻的降低

相同额定电流的COOLMOS的管芯较常规MOSFET减小到1/3和1/4，使封装减小两个管壳规格

.2.3 开关特性的改善。

COOLMOS的栅极电荷与开关参数均优于常规MOSFET很明显，由于QG特别是QGD的减少，使COOLMOS的开关时间约为常 规MOSFET的1/2；开关损耗降低约50%关断时间嘚下降也与COOLMOS内部低栅极电阻(＜1Ω＝有关。

目前，新型的MOSFET无一例外地具有抗雪崩击穿能力COOLMOS同样具有抗雪崩能力。在相同额定电流 下COOLMOS的IAS与ID25℃相同。但由于管芯面积的减小IAS小于常规MOSFET，而具有相同管芯面积时IAS和EAS则均大于常规 MOSFET。

COOLMOS的最大特点之一就是它具有短路安全工作区（SCSOA）而常规MOS不具备这个特性。 COOLMOS的SCSOA的获得主要是由于转移特性的变化和管芯热阻降低COOLMOS的转移特性如图6所示。从图6可以看到当VGS＞8V 时，COOLMOS的漏极電流不再增加呈恒流状态。特别是在结温升高时恒流值下降，在最高结温时约为ID25℃的2倍，即正常工作电流的3-3.5 倍在短路状态下，漏極电流不会因栅极的15V驱动电压而上升到不可容忍的十几倍的ID25℃使COOLMOS在短路时所耗散的功率限制在 350V×2ID25℃，尽可能地减少短路时管芯发热管芯热阻降低可使管芯产生的热量迅速地散发到管壳，抑制了管芯温度的上升速度因 此，COOLMOS可在正常栅极电压驱动在0.6VDSS电源电压下承受10ΜS短蕗冲击，时间间隔大于1S1000次不损坏，使COOLMOS可像 IGBT一样在短路时得到有效的保护。

3.3关于内建横向电场高压MOSFET发展现状

术的MOSFETIR公司也推出了SUPPER220，SUPPER247封装嘚超级MOSFET额定电流分别为35A，59A导通电阻分别为 0.082Ω，0.045Ω，150℃时导通压降约4.7V。从综合指标看这些MOSFET均优于常规MOSFET，并不是因为随管芯面积增加導通电 阻就成比例地下降，因此可以认为，以上的MOSFET一定存在类似横向电场的特殊结构可以看到，设法降低高压MOSFET的导通压降已经成为现實并 且必将推动高压MOSFET的应用。

600V、800V耐压的 COOLMOS的高温导通压降分别约6V7.5V，关断损耗降低1/2总损耗降低1/2以上，使总损耗为常规MOSFET的40%-50%常规 600V耐压MOSFET导通損耗占总损耗约75%，对应相同总损耗超高速IGBT的平衡点达160KHZ其中开关损耗占约75%。由于COOLMOS 的总损耗降到常规MOSFET的40%-50%对应的IGBT损耗平衡频率将由160KHZ降到约40KHZ，增加了MOSFET在高压中的应用

从以上讨论可见，新型高压MOSFET使长期困扰高压MOSFET的导通压降高的问题得到解决；可简化整机设计如散热器件体积可減少到原40%左右；驱动电路、缓冲电路简化；具备抗雪崩击穿能力和抗短路能力；简化保护电路并使整机可靠性得以提高。

功率MOSFET是电压型驱動器件没有少数载流子的存贮效应，输入阻抗高因而开关速度可以很高，驱动功率小电路简单。但功率MOSFET的极间电容较大输入电容CISS、输出电容COSS和反馈电容CRSS与极间电容的关系可表述为：

功率MOSFET的栅极输入端相当于一个容性网络，它的工作速度与驱动源内阻抗有关由于 CISS的存在，静态时栅极驱动电流几乎为零但在开通和关断动态过程中，仍需要一定的驱动电流假定开关管饱和导通需要的栅极电压值为VGS，開关管的 开通时间TON包括开通延迟时间TD和上升时间TR两部分

开关管关断过程中，CISS通过ROFF放电COSS由RL充电，COSS较大VDS（T）上升较慢，随着VDS(T)上升较慢隨着VDS（T）的升高COSS迅速减小至接近于零时，VDS（T）再迅速上升

根据以上对功率MOSFET特性的分析，其驱动通常要求：触发脉冲要具有足够快的上升囷下降速度；②开通时以低电阻力栅极电容充电关断时为栅极提供低 电阻放电回路，以提高功率MOSFET的开关速度；③为了使功率MOSFET可靠触发导通触发脉冲电压应高于管子的开启电压，为了防止误导通在其截止 时应提供负的栅源电压；④功率开关管开关时所需驱动电流为栅极電容的充放电电流，功率管极间电容越大所需电流越大，即带负载能力越大

4.1几种MOSFET驱动电路介绍及分析

4.1.1不隔离的互补驱动电路。

图7（a）為常用的小功率驱动电路简单可靠成本低。适用于不要求隔离的小功率开关设备图7（b）所示驱动电路开关 速度很快，驱动能力强为防止两个MOSFET管直通，通常串接一个0.5～1Ω小电阻用于限流，该电路适用于不要求隔离的中功率开关设备这两种电路特 点是结构简单。

功率MOSFET属于電压型控制器件只要栅极和源极之间施加的电压超过其阀值电压就会导通。由于MOSFET存在结电容关断时其漏源两端电压的突然 上升将会通過结电容在栅源两端产生干扰电压。常用的互补驱动电路的关断回路阻抗小关断速度较快，但它不能提供负压故抗干扰性较差。为了提高电路的抗干 扰性可在此种驱动电路的基础上增加一级有V1、V2、R组成的电路，产生一个负压电路原理图如图8所示。

当V1导通时V2关断，兩个MOSFET中的上管的栅、源极放电下管的栅、源极充电，即上管关断下管导通，则被驱动的功率管关断；反之V1关断 时V2导通，上管导通丅管关断，使驱动的管子导通因为上下两个管子的栅、源极通过不同的回路充放电，包含有V2的回路由于V2会不断退出饱和直至 关断，所鉯对于S1而言导通比关断要慢对于S2而言导通比关断要快，所以两管发热程度也不完全一样S1比S2发热严重。

该驱动电路的缺点是需要双电源且由于R的取值不能过大，否则会使V1深度饱和影响关断速度，所以R上会有一定的损耗

4.1.2隔离的驱动电路

（1）正激式驱动电路。电路原理洳图9（a）所示N3为去磁绕组，S2为所驱动的功率管R2为防止功率管栅极、源极端电压振荡的一个阻尼电阻。因不要求漏感较小且从速度方媔考虑，一般R2较小故在分析中忽略不计。

其等效电路图如图9（b）所示脉冲不要求的副边并联一电阻R1它做为正激变换器的假负载，用于消除关断期间输出电压发生振荡而误导通同时它还可 以作为功率MOSFET关断时的能量泄放回路。该驱动电路的导通速度主要与被驱动的S2栅极、源极等效输入电容的大小、S1的驱动信号的速度以及S1所能 提供的电流大小有关由仿真及分析可知，占空比D越小、R1越大、L越大磁化电流越尛，U1值越小关断速度越慢。该电路具有以下优点：

①电路结构简单可靠实现了隔离驱动。

②只需单电源即可提供导通时的正、关断时負压

③占空比固定时，通过合理的参数设计此驱动电路也具有较快的开关速度。

该电路存在的缺点：一是由于隔离变压器副边需要噎嗝假负载防振荡故电路损耗较大；二是当占空比变化时关断速度变化较大。脉宽较窄时由于是储存的能量减少导致MOSFET栅极的关断速度变慢。

（2）有隔离变压器的互补驱动电路如图10所示，V1、V2为互补工作电容C起隔离直流的作用，T1为高频、高磁率的磁环或磁罐

导通时隔离變压器上的电压为（1-D）Ui、关断时为D Ui，若主功率管S可靠导通电压为12V而隔离变压器原副边匝比N1/N2为12/[（1-D）Ui]。为保证导通期间GS电压稳定C值可稍取大些该电路具有以下优点：

①电路结构简单可靠，具有电气隔离作用当脉宽变化时，驱动的关断能力不会随着变化

②该电路只需一个電源，即为单电源工作隔直电容C的作用可以在关断所驱动的管子时提供一个负压，从而加速了功率管的关断且有较高的抗干扰能力。

泹该电路存在的一个较大缺点是输出电压的幅值会随着占空比的变化而变化当D较小时，负向电压小该电路的抗干扰性变差，且正向电壓较高应该注意使其 幅值不超过MOSFET栅极的允许电压。当D大于0.5时驱动电压正向电压小于其负向电压此时应该注意使其负电压值不超过MOAFET栅极尣许电压。所 以该电路比较适用于占空比固定或占空比变化范围不大以及占空比小于0.5的场合

（3）集成芯片UC构成的驱动电路

电路构成如图11所示。其中UC3724用来产生高频载波信号载波频率由电容CT和电阻RT决定。一般载波频率小于600kHz4脚和6脚两端产生 高频调制波，经高频小磁环变压器隔离后送到UC3725芯片7、8两脚经UC3725进行调制后得到驱动信号UC3725内部有一肖特基整流桥同时将 7、8脚的高频调制波整流成一直流电压供驱动所需功率。┅般来说载波频率越高驱动延时越小但太高抗干扰变差；隔离变压器磁化电感越大磁化电流越 小，UC3724发热越少但太大使匝数增多导致寄苼参数影响变大，同样会使抗干扰能力降低根据实验数据得出：对于开关频率小于100kHz的信号一般 取（400～500）kHz载波频率较好，变压器选用较高磁导如5K、7K等高频环形磁芯其原边磁化电感小于约1毫亨左右为好。这种驱动电路仅适合于信 号频率小于100kHz的场合因信号频率相对载波频率呔高的话，相对延时太多且所需驱动功率增大，UC3724和UC3725芯片发热温升较高故 100kHz以上开关频率仅对较小极电容的MOSFET才可以。对于1kVA左右开关频率小於100kHz的场合它是一种良好的驱动电路。该电路具有以 下特点：单电源工作控制信号与驱动实现隔离，结构简单尺寸较小尤其适用于占涳比变化不确定或信号频率也变化的场合。