标 题: 全职ASIC设计工程师要求 负责通信系统专用集成电路前端设计:逻辑设计和仿真FPGA综合和验证 ,ASIC综合、时序分析、网表仿真等 有一年以上的数字电路设计经验,熟悉ASIC设计的前端设计流程――包括逻辑 设计综合,仿真验证等,熟悉各类EDA开发环境 精通基于VerilogHDL 语言的电路描述,了解或者熟悉VHDL语言; 精通FPGA综合和验证方法;精通或熟悉ASIC综合、静态时序分析、网表仿真;熟悉通 信系统芯片体系结构设计;熟悉通信算法、数字信号处理以及定点设计;具有相当的英语 阅读理解能力;具有流利的表达能力和文档制作能仂;
如何写一份简单、直接、高效的求职信
人并不是在有时间时才培养耐心;正确的观念应该是:由于人学会了有耐心,所以才拥有比足够还要多的时间 [保罗?皮尔梭]