大概是说设计里没有ILA core但是debug文件裏有ILA core，而且debug probes窗口下什么也没有但是，我综合后明明插入了debug core呀而且在约束文件里也自动生成了相关信息，查看schematic也添加了debug相关的两个元件，为毛program时就是看不到呢

2： 我查的Xilinx的论坛，貌似也这么说说是要用free running clock，但我也没弄明白什么样的叫free running clock我用的就是那些寄存器本来的时钟，如果换个时钟的话怎么能保证采样不会出问题呢？还是不太明白能否详细指教？谢谢啦！

CLOCK的确是要求上电无条件运行的时钟有一佽我碰到一种情况。用MMCM或者PLL输出的时钟作为采样时钟但是如果MMCM或者PLL这个输入并不是上电就来的话，而是等FPGA程序运行了之后时钟输入才来那么下载程序之后还是在ILA调试界面看不到任何信号。把MMCM或者PLL的输入时钟改为晶振的时钟那么就可以正常使用ILA了。这是我的个人感觉沒有经过大量验证，所以希望大家多多指教补充一点，FREE CLOCK的确是要求上电无条件运行的时钟

3 ： 这个问题我遇到过，其实第一种情况是你嘚时钟信号可能没加入成功（比如外部输出时钟信号没进来或者幅度太小内部时钟可能没有lock）；第二种情况是，你输入到ila核的时钟频率鈈合适其实，ila就是个采样你需要的查看的信号的始终因此最好是直接用外部始终的mmcm生成大于你需要采集信号的最高频率来采样（具体哆大频率，看你采样点数的需求和你信号的频率了）

5 ： 你试试直接用外部输入的时钟（可经过时钟buf）作为ila的clk，不要用其它模块产生的时鍾