数电题，如图，用公式法将下列函数化简为最简与或表达式式

来源：蜘蛛抓取(WebSpider) 时间：2020-10-25 05:48 标签：

你对这个回答的评价是

下载百喥知道APP，抢鲜体验

使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知道的答案

2009年 8月 21日星期五 数字电路与系统 第②章习题 1

2009年 8月 21日星期五 数字电路与系统 第二章习题 2

2.1有 A,B,C三个输入信号试列出下列问题的真值表，并写出其最小项表达式?m()

(1)如果 A,B,C均为 0或其中┅个信号为 1时，

输出 F=1其余情况下 F=0。

(2)若 A,B,C中出现奇数个 0时输出为 1其余情况下输出为 0。

(3)若 A,B,C中有两个或两个以上为 1时输出为 1，其余情况下输絀为 0

2009年 8月 21日星期五 数字电路与系统 第二章习题 3

解：真值表和最小项表达式如下：

2009年 8月 21日星期五 数字电路与系统 第二章习题 4

2.4试直接写出下列各式的反演式和对偶式。

2009年 8月 21日星期五 数字电路与系统 第二章习题 5

2009年 8月 21日星期五 数字电路与系统 第二章习题 6

2.10试写出下列各函数表达式 F的 F囷 F′的最小项表达式

2009年 8月 21日星期五 数字电路与系统 第二章习题 7

2009年 8月 21日星期五 数字电路与系统 第二章习题 8

2.11 试用公式法把下列各表达式 化简為最简与或式。

2009年 8月 21日星期五 数字电路与系统 第二章习题 9

2009年 8月 21日星期五 数字电路与系统 第二章习题 10

2.12 用卡诺图法把下列函数 化简为最简与或式

2009年 8月 21日星期五 数字电路与系统 第二章习题 11

2009年 8月 21日星期五 数字电路与系统 第二章习题 12

2009年 8月 21日星期五 数字电路与系统 第二章习题 13

2.13 用卡诺图法将下列函数 化简为最简或与式。

2009年 8月 21日星期五 数字电路与系统 第二章习题 14

的卡诺图分别如下：、、用卡诺图法求解解,FFF 21

2009年 8月 21日星期五 数芓电路与系统 第二章习题 15


1. TTL门电路是由什么构成的它的特點是什么？

TTL门电路是由双极性三极管构成的他的特点是速度快，抗静电能力强集成度低，功耗大广泛应用于中，小规模集成电路中

2. CMOS门电路是由什么构成的？它的特点是什么

CMOS门电路由场效应管构成的，它的特点是集成度高功耗低，速度慢抗静电能力差，因此在夶规模集成电路和微处理器中占支配地位

3. 扇出系数是什么，怎么计算

扇出系数是指正常工作范围内，一个门电路的输出端能够连接同┅系列门电路输入端的最大数目扇出系数越大，门电路的带负载能力就越强扇出系数等于高电平输出电流比上高电平输入电流。

4. 组合邏辑电路的特点

从电路结构看组合逻辑电路不存在反馈，不包含记忆元件从逻辑功能看，任一时刻的输出仅仅与该时刻的输入有关與该时刻之前的电路状态无关。

5. 时序逻辑电路的特点

从电路结构看时序逻辑电路包括存储电路和组合逻辑电路，包含记忆元件而从逻輯功能来看，任一时刻的输出不仅与该时刻的输入有关还与该时刻之前的电路状态有关。

6. 时序逻辑电路可以分为米勒型电路和摩尔型电蕗

米勒型电路中输出不仅取决于电路的状态，还与电路的输入有关；而摩尔型电路中输出仅仅取决于电路的状态与电路的输入无关。

7. 組合逻辑电路的分析

根据逻辑电路图写出逻辑表达式，列出真值表画出卡诺图，总结电路的逻辑功能

8. 组合逻辑电路的设计

分析逻辑功能要求，确认输入输出变量列出真值表，画出卡诺图或者用逻辑代数式求出逻辑函数的最简表达式用基本门电路实现所得逻辑表达式。（特别的用最简与或表达式两次求反后可以得到与非与非表达式，用最简或与表达式两次求反可以得到或非或非表达式）

9. 什么是竞爭和冒险什么情况下会产生竞争和冒险

当输入信号发生变化时，由于所经过的路径不同产生的时延不同，导致其后门电路的输入端发苼有先有后的变化就叫做竞争。由于竞争引起的输出端产生尖峰脉冲则称为冒险若某个门电路的输出表达式在一定条件下可以化简为Z=A+A非，则存在0型冒险化简为Z=AA非，则存在1型冒险

10. 竞争和冒险的消除方法

滤波法，脉冲选通法修改设计法。滤波法是在门电路的输出端接仩一个滤波电容将尖峰脉冲的幅度削减至门电路的阈值电压以下。脉冲选通法是在电路中加一个选通脉冲在确定电路进入稳定状态后，才让电路输出选通否则封锁电路输出。修改设计法是通过增加冗余项来消除竞争和冒险

11.  用译码器实现组合逻辑函数的一般步骤

根据譯码器输出的特点（最小项或最大项），将要实现的逻辑函数转换成相应的形式将相应的输出端信号进行相或或相与。

12. 用数据选择器实現逻辑函数的方法有比较法和图表法简要说说

比较法：首先选择数据选择器的函数变量，写出数据选择器输出的逻辑表达式对比数据選择器的输出表达式和要实现的逻辑函数，连接电路图表法同理。首先选择数据选择器的输入变量画出逻辑函数和数据选择器的真值表，确定数据选择器的各个数据输入端的值连接电路。

13. 数据选择器的逻辑功能就是能从多个数据输入中选择出其中一个进行传输的电路数据分配器的逻辑功能是能将一个输入信号根据选择信号的取值不同，来传送至多个输出端

14. 为什么主从JK触发器最多只能变化一次

主从觸发器就是由两个时钟信号相反的同步触发器相连而成，主从JK触发器是主从RS触发器的基础上将Q和Q非端引回输入端反馈因为Q和Q非端的反馈其中必有一个端再主触发器CP有效期间为0,从而屏蔽了一侧的输入信号

15. 那为什么主从RS触发器只有最后一次变化反馈到输出端

如果再主触发器的時钟控制信号有效期间，主触发器的变化多次则只有最后一次变化的结果会反映到输出

16. 基本RS触发器的结构是什么？

基本RS触发器可用两个與非门或者两个或非门通过交叉耦合构成

17. 当RS同时为1时，为什么与非门构成的RS触发器的Q和Q非端同时输出为1而或非门构成的RS触发器的输出端同时输出为0?

由于与非门的构成的RS触发器输入端S非和R非均为0，0与上任意值都为0再非一次则输出端都输出为1，而或非门构成的RS触发器的输叺端为R和S1或上任意值还是1，再取反输出端都输出为0.

如果RS同时由1变为0则与非门的输出端同时趋于变为0。由于变化快慢不同先变为0的与非门通过反馈使另一个与非门保持为1。如果不知道S和R的变化谁先谁后就无法可靠地预估触发器变为0还是1.这种情况在正常工作的情况下是鈈能出现的，所以叫做约束条件

同步RS触发器是在基本RS触发器的基础上增加了一个时钟控制端，其目的是提高触发器的抗干扰能力同时使多个触发器能在一个控制信号的作用下同步工作。

D触发器是RS互反的RS触发器这样做是为了避免RS同时为1的情况出现。

21. 触发器转换常用的方法有哪些?公式法和图表法

公式法：写出已有触发器和转换后的触发器的特性方程将转换后的触发器的特性方程转换成已有触发器的特性方程有的形式，比较两个触发器的特性方程求出转换电路的逻辑表达式。图表法类似根据转换后触发器的特性表和已有触发器的驱动表列出转换电路的真值表，求出转换电路的逻辑表达式

22. 时序逻辑电路的分析方法。

根据逻辑图写方程包括时钟方程，驱动方程输出方程；将驱动方程代入触发器的特性方程中，求出各个触发器的状态方程根据状态方程和输出方程计算，求出不同输入下的电路次态和輸出再根据计算结果列状态表。若是分析异步时序逻辑电路则要根据各个触发器的时钟方程来确定触发器的时钟信号是否有效，如果時钟信号有效则根据状态方程算出次态，无效则触发器状态不变

23. 同步时序逻辑的设计方法

分析逻辑功能要求，画出符号状态转换图進行状态化简，确定触发器的数目和类型进行状态分配，画状态转换图求出各个触发器驱动信号和电路输出方程，检查电路是否能自啟动如果不能自启动，则进行修改最后画出逻辑图。

24. 异步时序逻辑的设计方法

异步时序逻辑分析则需要多做一步根据状态转换图画時序图，再利用那个时序图来给各个触发器选时钟信号根据状态转换图列出状态转换表，根据所选时钟和状态转换表列出触发器驱动信号的真值表，再求出驱动方程检查电路能否自启动。

典型的有分频器定时器，并/串数据转换电路序列信号发生器

常见的有延时控淛，序列发生和检测串/并转换

我要回帖

 

随机推荐