《数字逻辑课后习题答案(华中科技大学出社欧阳星明主编)》由会员分享，可在线阅读，更多相关《数字逻辑课后习题答案(华中科技大学出社欧阳星明主编)（146页珍藏版）》请在人人文库网上搜索。

1、1第第 一一 章章 基本知识基本知识1.1 什么是数字信号？什么是模拟信号？试各举一例。什么是数字信号？什么是模拟信号？试各举一例。 解答：解答： 在时间上和数值上均作离散变化的物理信号称为离散信号，离散信号的变化可以用不同的数字反映，所以又称为数字信号，如学生的成绩单、电路开关等等。 在时间上和数值上均作连续变化的物理信号称为连续信号，在工程应用中，为了处理和传送方便，通常用一种连续信号去模拟另一种连续信号，因此习惯将连续信号称为模拟信号，如温度、压力等等。 21.2 数字逻辑电路具有哪些主要特点？数字逻辑电路具有哪些主要特点？ 解答：解答：数字逻辑电路具有以下特点：（1）电路的基本工作信号

2、是二值信号。它表现为电路中电压的“高”或“低”、开关的“接通”或“断开”等等。（2）电路中的半导体器件一般都工作在开、关状态，对电路进行研究时，主要关心输入和输出之间的逻辑关系。（3）电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低廉、使用方便、通用型好。（4）由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。应用具有以上特点，数字逻辑电路的应用十分广泛。31.3 数字逻辑电路可分为哪两种类型？主要区别是什么？数字逻辑电路可分为哪两种类型？主要区别是什么？ 解答：解答： 根据一个电路有无记忆功能，可将数字逻辑电路分为组合逻辑电路和时序逻辑电路。如果一个逻辑电路在任何时

3、刻的稳定输出仅取决于该时刻的输入，而与电路过去的输入无关，则称为组合逻辑电路。由于这类电路的输出与过去的输入信号无关，所以不需要有记忆功能。如果一个逻辑电路在任何时刻的稳定输出不仅取决于该时刻的输入，而与电路过去的输入相关，则称为时序逻辑电路。由于这类电路的输出与过去的输入信号相关，所以要有记忆功能，要用电路中的记忆元件的状态来反映过去的输入信号。 41.4 最简电路是否一定最佳？为什么？最简电路是否一定最佳？为什么？ 解答：解答： 最简电路并不一定是最佳电路。最佳电路应满足全面的性能指标和实际应用要求。 51.5 把下列不同进制数写成按权展开形式。把下列不同进制数写成按权展开形式。（1 1）

5、5.4(785.4AF)AF)61 -1- 61.6 将下列二进制数转换成十进制数、八进制数和十六进制将下列二进制数转换成十进制数、八进制数和十六进制数。数。 （1 1）0101 （2 2）0.0101 （3 3） 1.01解答：解答：

9、求求NN原原、NN反反和和N. N. 解答：解答：原码：1.1010 反码：1.0101 N-0. 将下列余将下列余3 3码转换成十进制数和码转换成十进制数和码。码。（1 1） 11 11 （2 2） 01 01 解答：解答：

=(1010101) Gray12第第 二二 章章 逻辑代数基础逻辑代数基础2.1 假定一个电路中，指示灯假定一个电路中，指示灯F F和开关和开关A A、B B、C C的关系为：的关系为： F = (A

14、 Z。正确吗？为什么？。正确吗？为什么？（2 2）如果已知）如果已知XYXYXZXZ，那么，那么Y YZ Z。正确吗？为什么？。正确吗？为什么？ （3 3）如果已知）如果已知X XY YX XZ Z，且，且XYXYXZXZ，那么，那么Y YZ Z。正确吗？。正确吗？为什么？为什么？ （4 4）如果已知如果已知X XY YXYXY，那么，那么X XY Y。正确吗？为什么？。正确吗？为什么？ 解答：解答： （1 1）不正确。如当）不正确。如当X X、Y Y、Z Z取值为取值为1 1，0 0，1 1时。时。 （2 2）不正确。如当）不正确。如当X X、Y Y、Z Z取值为取值为0 0，1 1，0 0

15、时。时。 （3 3）正确。）正确。Y Y Z Z。 （4 4）正确。）正确。X X ，Y Y ， 所以，所以，X XY Y。 )(XYXY)(XYXZZXYZXYZXYZXZYZZ YXXY YXYXYX YXXY YXYXYX 192.6 用逻辑代数的公理、定理和规则将下列逻辑函数化简为用逻辑代数的公理、定理和规则将下列逻辑函数化简为最简最简“与或与或”表达式表达式 。 （1

用卡诺图化简法求出下列逻辑函数的最简用卡诺图化简法求出下列逻辑函数的最简“与或与或”表表达式和最简达式和最简“或与或与”表达式。表达式。 （1 1） （2 2） （3 3）CBACDCABADCBAF),()(),(BADCBDDBCDCBAF)15,14,13,12,11,10, 6

b各取何值时能得到最简的各取何值时能得到最简的“与或与或”表达表达式？式？ ab 解答：解答：当a0，b1，则F 当a1，b0，则F当a0，b0，则F当a1，b1，则F所以有（1） 若 ，当a取1时能得到最简的“与或”表达式（2

根据所采用的半导体器件不同，集成电路可分为哪两根据所采用的半导体器件不同，集成电路可分为哪两大类？各自的主要优缺点是什么大类？各自的主要优缺点是什么。 解答：解答： 根据所采用的半导体器件不同，集成电路可分为两大类：一类是采用双极型半导体器件作为元件的

21、双极型集成电路；另一类是采用金属-氧化物-半导体场效应管作为元件的单极型集成电路，又称MOS集成电路。双极型集成电路的主要特点是速度快、负载能力强，但功耗较大，集成度较低；MOS集成电路的特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。 303.2 简述晶体二极管的静态特性简述晶体二极管的静态特性 。 解答：解答： 1. 1. 正向特性正向特性 ： 正向电压 UF UTH ：管子截止，电阻很大、正向电流IF 接近于 0， 二极管类似于开关的断开状态 ； 正向电压 UF = UTH ：管子开始导通，正向电流IF开始上升； 正向电压 UF UTH (一般锗管为0.3V，硅管为0.7V) ：

22、管子充分导通，电阻很小，正向电流IF急剧增加，二极管类似于开关的接通状态。2 2 反向特性反向特性 二极管在反向电压U UR R作用下，处于截止状态，反向电阻很大，反向电流I IR R很小（将其称为反向饱和电流，用I IS S表示，通常可忽略不计），二极管的状态类似于开关断开。二极管的状态类似于开关断开。而且反向电压在一定范围内变化基本不引起反向电流的变化。 313.3 晶体二极管的开关速度主要取决于什么？晶体二极管的开关速度主要取决于什么？ 解答：解答： 晶体二极管的动态特性是指二极管在导通与截至两种状态转换过程中的特性，它表现在完成两种状态之间的转换需要一定的时间。通常把二极管从正向导通到

23、反向截至所需要的时间称为反向恢复时间，而把二极管从反向截至到正向导通的时间称为开通时间。相比之下，开通时间很短，一般可以忽略不计。因此，晶体二极管的开关速度主要取决于反向恢复时间。 3.4 数字电路中，晶体三极管一般工作在什么状态数字电路中，晶体三极管一般工作在什么状态 ？ 解答：解答： 在数字电路中，晶体三极管被作为开关元件一般工作在饱和与截至两种状态，相当于一个由基极信号控制的无触点开关，其作用对应于触点开关的“闭合”与“断开”。 323.5 晶体三极管的开关速度取决于哪些因素？为什么晶体三极管的开关速度取决于哪些因素？为什么MOSMOS管管的开关速度比晶体三极管慢的开关速度比晶体三极管慢

24、 ？ 解答：解答： 开通时间ton和关闭时间toff是影响电路工作速度的主要因素。由于MOS管导通时的漏源电阻rDS比晶体三极管的饱和电阻rCES要大得多，漏极外接电阻RD也比晶体管集电极电阻RC大，所以，MOS管的充、放电时间较长，使MOS管的开关速度比晶体三极管的开关速度低。 333.6 TTLTTL与非门有哪些主要性能参数？与非门有哪些主要性能参数？ 解答：解答：(1) (1) 输出高电平输出高电平V VOHOH (2) (2) 输出低电平输出低电平V VOLOL(3)(3)开门电平开门电平V VONON 开门电平的大小反映了高电平抗干扰能力，VON 愈小，在输入高电平时的抗干扰能力愈强

25、。 (4)(4)关门电平关门电平V VOFFOFF ：关门电平的大小反映了低电平抗干扰能力，VOFF越大，在输入低电平时的抗干扰能力越强。 (5) (5) 扇入系数扇入系数N Ni i(6) (6) 扇出系数扇出系数NoNo(7) (7) 输入短路电流输入短路电流I Iisis(8) (8) 高电平输入电流高电平输入电流I Iihih(9) (9) 平均传输延迟时间平均传输延迟时间t tpdpd (10) (10) 空载功耗空载功耗P P343.7 OCOC门和门和TSTS门的结构与一般门的结构与一般TTLTTL与非门有何不同？各有何与非门有何不同？各有何主要应用主要应用 ？ 解答：解答： 集

26、电极开路门(Open Collector Gate)是一种输出端可以直接相互连接的特殊逻辑门，简称OC门。OC门电路将一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。 集电极开路与非门在计算机中应用很广泛，可以用它实现线与逻辑、电平转换以及直接驱动发光二极管、干簧继电器等。 三态输出门有三种输出状态：输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态。 三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用于双向数据传送。 353.8 有两个相同型号的有两个相同型号的TTLTTL与非门，对它们进行测试的结果与非门，对它们进行测试的结果 如下：如下：（

27、1 1）甲的开门电平为）甲的开门电平为1.4V1.4V，乙的开门电平为，乙的开门电平为1.5V 1.5V ；（2 2）甲的关门电平为）甲的关门电平为1.0V1.0V，乙的开门电平为，乙的开门电平为0.9V 0.9V ；试问在输入相同的高电平时，哪个抗干扰能力强？在输入相试问在输入相同的高电平时，哪个抗干扰能力强？在输入相同低电平时，哪个抗干扰能力强？同低电平时，哪个抗干扰能力强？ 解答：解答： 对于TTL与非门来说，开门电平愈小，输入高电平时的抗干扰能力愈强；关门电平愈大，在输入低电平时抗干扰能力愈强。因此，在两种情况下，均是甲的抗干扰能力强。 363.9 图图3.523.52（a a）所示为

28、三态门组成的总线换向开关电路，）所示为三态门组成的总线换向开关电路，其中其中A A、B B为信号输入端，分别送两个频率不同的信号；为信号输入端，分别送两个频率不同的信号；ENEN为为换向控制端，控制电平波形如图（换向控制端，控制电平波形如图（b b）所示。试画出）所示。试画出 、 的的波形波形。1Y2YY2Y11111BENA解答：解答：由图中可以看出，当EN0时， ， ；当EN1时， ， ，由此可以得到波形图如图中红线所示。 AY 1BY 2BY 1AY 2AY2Y1BEN37解答：解答：3.10 试画出实现如下功能的试画出实现如下功能的CMOSCMOS电路：电路：（1 1） （2 2） （

29、3 3） CBAFBAFCDABF38解答：解答：3.11 试指出下列五种逻辑门中哪几种的输出可以并联使用。试指出下列五种逻辑门中哪几种的输出可以并联使用。（1 1） TTLTTL集电极开路门；集电极开路门；（2 2） 具有推拉式输出的具有推拉式输出的TTLTTL与非门；与非门；（3 3） TTLTTL三态输出门；三态输出门；（4 4） 普通普通CMOSCMOS门；门； (5) (5) CMOSCMOS三态输出门。三态输出门。 39解答：解答： 左表给出了由与非门构成的R-S触发器的逻辑功能。右表给出了由或非门构成的R-S触发器的逻辑功能。3.12 用与非门组成的基本用与非门组成的基本R-SR

30、-S触发器和用或非门组成的基本触发器和用或非门组成的基本R-SR-S触发器在逻辑功能上有什么区别？触发器在逻辑功能上有什么区别？ RSQ(n+1)功能说明功能说明0 00 11 01 1d01Q不定不定置置 0 0置置 1 1不变不变 基本基本R-SR-S触发器功能表触发器功能表RSQ(n+1)功能说明功能说明0 00 11 01 1Q10d不变不变置置 1 1置置 0 0不定不定 基本基本R-S触发器功能表40解答：解答： 3.13 在图在图3.533.53（a a）所示的）所示的D D触发器电路中，若输入端触发器电路中，若输入端D D的波的波形如图形如图3.533.53（b b）所示，试画

31、出输出端）所示，试画出输出端Q Q的波形（设触发器初的波形（设触发器初态为态为0 0）。）。 &1&DCPQQCPDQ413.14 已知输入信号已知输入信号A A、B B的波形如的波形如左左图所示，试画出（图所示，试画出（b b）、）、（c c）中两个触发器）中两个触发器Q Q端的输出波形，设触发器初态为端的输出波形，设触发器初态为0 0。 CPABQAQBQTCACPB &解答：解答：由图可知，（b）是上升沿触发，其中Q ；（C）是下降沿触发，其中T ，当T0时，Q保持不变，当T1时，Q翻转。波形图如图中红线所示。ABBAQDCACPB=1=1423.15 设设如如图

32、所示电路的初始状态图所示电路的初始状态 0 0，输入信号及，输入信号及CPCP端的波形图如端的波形图如右右图所示，试画出图所示，试画出 、 的波形。的波形。 1Q1Q2Q2Q JQ K C JQK CRDACPQ1Q2QQ解答：解答： 由左图可知， 中J、K悬空，作1处理，因此， 是由控制端A控制，当A的下降沿来临时， 翻转，同时 的置0端由 的非控制，当 1时，置0； 的J端为 ， 的K端悬空作1处理， 由控制端CP控制，当 0时， 的JK01，则当CP的下降沿来临时， 置0，当 1时， 的JK11，则当CP的下降沿来临时， 翻转。波形图如图中红线所示。 1Q1Q1Q1Q2Q2Q1Q2Q1Q

33、2Q2Q1Q2Q2Q1Q2Q2QCPAQ2Q1433.16 试用试用T T触发器和门电路分别构成触发器和门电路分别构成D D触发器和触发器和J-KJ-K触发器。触发器。 解答：解答：44第五章第五章 同步时序逻辑电路同步时序逻辑电路 5.15.1 简述时序逻辑电路与组合逻辑电路的区别。简述时序逻辑电路与组合逻辑电路的区别。解答：解答：时序逻辑电路在任何时刻产生的稳定输出信号不仅与该时刻电路的输入信号有关，而且与电路过去的输入信号有关；而组合逻辑电路仅仅与该时刻电路的输入信号有关。 5.35.3 已知状态图如图已知状态图如图5.475.47所示，输入序列为所示，输入序列为x x

34、1010010，设初始状态为设初始状态为A A，求状态和输出响应序列。，求状态和输出响应序列。 0/0ACB0/01/01/01/00/1解答：解答：状态为：AABCBBCB输出响应序列为： 5.25.2 作出与作出与下下表所示状态表对应的状态图。表所示状态表对应的状态图。 解答：解答：现态y2y1次态y2（n1) y1（n1） /输出Zx2x1=00

35、CBD11/010/011/011/0 10/001/001/100/046 5.45.4 分析分析如如图所示的逻辑电路。假定电路初始状态为图所示的逻辑电路。假定电路初始状态为0000，说明该电路逻辑功能。说明该电路逻辑功能。 解答：解答： (1)因为电路的输出和电路的状态及输入有关，故此电路为Mealy型电路；其输出函数和激励函数为：y2y1K2 C J2K1 C

37、00/00/00/0 (4)功能分析 该电路是一个可重叠的111序列监测器。 49 5.55.5 分析分析如如图所示的同步时序逻辑电路，说明该电路功能图所示的同步时序逻辑电路，说明该电路功能 y2y1C D2CP&1C D1=11&Z1&x解答：解答：

39、减1计数。 52 5.65.6 分析分析如如图所示的逻辑电路，说明该电路功能图所示的逻辑电路，说明该电路功能。 y2y1K2 C J2K1 C J1CPx=11Z&1153解答：解答： (1)因为电路的输出和电路的状态及输入有关，故此电路为Mealy型电路；其输出函数和激励函数为：2121yyxyyxZ122yxkJ111 KJ54 (2)次态真值表

按照相邻法原则一：在相同输入条件下，具有相同次态的现态应尽可能分配相邻的二进制代码。因此，AB应该分配相邻的二进制代码。 按照相邻法原则二：在相邻输入条件下，同一现态的次态应尽可能分配相邻的二进制代码。因此，AB、BC、CD应该分配相邻的二进制代码。 按照相邻法原则一：输出完全相同的现态应尽可能分配相邻的二进制代码。因此，

46、AB、CD应该分配相邻的二进制代码。 由以上分析，我们分配状态A用00表示，状态B用01表示，状态C用11表示，状态D用10表示。编码后的状态表如右表所示。 现态次态/输出X=/011/010/101/101/001/011/000/0X=163 5.125.12 分别用D、T、J-K触发器作为同步时序电路的存储元件，实现下表所示的二进制状态表的功能。试写出激励函数和输出函数表达式，并比较用哪种触发器时电路最简。 解答解答：（1 1）作出激励函数和输出函数真值表。 现态次态/输出X=/011/010/100/110/010/001/011/1X=10

1开始，依次进行到开始，依次进行到x xn n、y yn n。电。电路有两个输出路有两个输出Z Zx x和和Z Zy y，若比较结果，若比较结果XY,XY,则为则为Z Zx x1 1， Z Zy y为为0 0；若比；若比较

53、结果较结果XY,XY,则则Z Zx x为为0 0， Z Zy y为为1 1；若比较结果；若比较结果X XY,Y,则则Z Zx x和和Z Zy y都为都为1 1。要求用尽可能少的状态数作出状态图和状态表，并用尽可能要求用尽可能少的状态数作出状态图和状态表，并用尽可能少的逻辑门和触发器（采用少的逻辑门和触发器（采用J-KJ-K触发器）实现其功能。触发器）实现其功能。 解答解答： （1 1）采用Moore型电路，作状态图。根据题意，设XY，为A状态，输出为11；设XY，为C状态，输出为10。A/11C/10B/1170（2 2）作出原始状态表。 010

（状态数N3，所以，需要触发器的个数n2；根据原则一，有AB、AC编码相邻；根据原则二，有AB、BC、CA编码相邻。所以，分配A状态用00表示，分配B状态用01表示，分配C状态用10表示。得到状态表如右表所示。现态次态 输出xy=00 xy=01 xy=11xy= 11C（4 4）真值表。 xyy2y1y2 (n1)

56、转向10状态，输入01时转向01状态，输入00、11时转向00状态，输出为00。 （7 7）电路图。 略。 73 5.155.15 用用T T触发器作为存储元件，设计一个采用触发器作为存储元件，设计一个采用码的十进码的十进制加制加1 1计数器。计数器。 解答解答：（1 1）作出状态图和状态表。

4）确定激励函数和输出函数表达式。012033yyyyyT012yyT 031yyT 10T75（5 5）画逻辑电路图。 电路图略。 （6 6）无效状态分析。 该电路中存在六种无效状态，在确定激励函数和输出函数时被作为无关最小项处理

58、。该电路具有自启动功能修改。 实际的电路状态图如下图所示。 101176第六章第六章 异步时序逻辑电路异步时序逻辑电路6.1 分析如图所示脉冲异步时序逻辑电路。分析如图所示脉冲异步时序逻辑电路。 （1 1）作出状态表和状态图。作出状态表和状态图。 （2

60、000813 时间图如下图所示 4 功能分析由状态表和时间图可知，该电路是一个模模6 6计数器计数器。 826.4 分析分析如如图所示脉冲异步时序电路，作出时间图并说明电图所示脉冲异步时序电路，作出时间图并说明电路逻辑功能路逻辑功能。解答：解答：（1）触发器的状态即电路的输出，所以该电路为Moore型电路

当一块通有电流的金属或半导体薄片垂直地放在磁场中时，薄片的两端就会产生电位差，这种现象就称为霍尔效应。两端具有的电位差值称为霍尔电势U，其表达式为U=Kk·I·B/d。其中K为霍尔係数，I为薄片中通过的电流，B为外加磁场（洛伦兹力Lorrentz）的磁感应强度，d是薄片的厚度。

由此可见，霍尔效应的灵敏度高低与外加磁场的磁感应强度成正比的关係。霍尔开关就属于这种有源磁电转换器件，它是在霍尔效应原理的基础上，利用集成封装和组装工艺製作而成，它可方便的把磁输入信号转换成实际套用中的电信号，同时又具备工业场合实际套用易操作和可靠性的要求。

霍尔开关的输入端是以磁感应强度B 来表征的，当B值达到一定的程度（如B1）时，霍尔开关内部的触发器翻转，霍尔开关的输出电平状态也随之翻转。输出端一般採用电晶体输出，和接近开关类似有NPN、PNP、常开型、常闭型、锁存型（双极性）、双信号输出之分。

霍尔开关具有无触点、低功耗、长使用寿命、回响频率高等特点，内部採用环氧树脂封灌成一体化，所以能在各类恶劣环境下可靠的工作。霍尔开关可套用于接近开关，压力开关，里程表等，作为一种新型的电器配件。

1、单极霍尔效应开关（数字输出）

单极霍尔效应开关具有磁性工作阈值 (Bop)。如果霍尔单元承受的磁通密度大于工作阈值，那幺输出电晶体将开启；当磁通密度降至低于工作阈值 (Brp) 时，电晶体会关闭。滞后 (Bhys) 是两个阈值 (Bop-Brp) 之间的差额。即使存在外部机械振动及电气噪音，此内置滞后页可实现输出的净切换。单极霍尔效应的数字输出可适应各种逻辑系统。这些器件非常适合与简单的磁棒或磁桿一同使用。单极性霍尔开关它的正反面会各指定一个磁极感应才会有作用，在具体套用当中应该注意磁铁的磁极的安装，反了就会造成单极性不感应输出。

2、双极霍尔效应开关（数字输出）

双极性霍尔具体又分双极性不带锁存型霍尔开关和双极性锁存型霍尔开关。

双极霍尔效应开关通常在南极磁场强度足够的情况下打开，并在北极磁场强度足够的情况下关闭，但如果磁场被移除，则是随机输出，有可能是打开，也有可能是关闭。双极锁存型霍尔效应开关通常在南极磁场强度足够的情况下打开，并在北极磁场强度足够的情况下关闭，但如果磁场被移除，不会更改输出状态。这些霍尔效应开关可使用南北交变磁场、多极环磁铁进行磁驱动。

3、双极锁存型霍尔效应开关（数字输出）

当置于n极（或s极）时开启，磁场移除后继续保持开启；而只有当置于s极（或n极）时才会关闭，磁场移除后继续保持其开启或关闭状态，直到下次磁场改变。这种保持上次状态的特性即锁存特性，这种类型的霍尔效益开关即双极锁存型霍尔效应开关。

4、全极霍尔效应开关（数字输出）

与其他霍尔效应开关不同，只要存在强度足够大的北极或南极磁场，这些器件就能打开；而在没有磁场的时候，输出会关闭。

5、线性霍尔效应感测器 IC（模拟输出）

线性霍尔效应感测器 IC 的电压输出会精确跟蹤磁通密度的变化。在静态（无磁场）时，从理论上讲，输出应等于在工作电压及工作温度範围内的电源电压的一半。增加南极磁场将增加来自其静态电压的电压。相反，增加北极磁场将增加来自其静态电压的电压。这些部件可测量电流的角、接近性、运动及磁通量。它们能够以磁力驱动的方式反映机械事件。

6、微功耗型霍尔效应开关（数字输出）

随着手机、笔记本电脑、DV等携带型设备的普及，对霍尔IC的功耗提出要求，由此产生了一大类新的霍尔IC。它是数字霍尔IC按功耗单独分出的一类，其内部採用休眠机制降低功耗，平均功耗可以达到uA级。它也可按功能分为单级型霍尔IC、锁定型霍尔IC、和全级霍尔IC三类。这类一般用于电池长期供电的系统。